eASIC という会社があります。これはいわゆる Structured ASIC というもの
の1つを開発している会社です。
私にはこの Structured ASIC と昔のゲートアレイの違いがよくわかってない
のですが、昔のゲートアレイはトランジスタは作ってあってメタル配線は製品
毎に、という感じだったのに対して Structured ASIC ではどちらかというと
FPGA 的に、単にトランジスタではなくて LUT とかメモリブロックまでが作り
こんであって配線1-2層だけを変更とか、そういう感じでやるようです。
FPGA に比べたメリットはなにかというとゲート密度が高く消費電力が少ない
こと、フルカスタムに比べるとメリットは初期コストが圧倒的に低いこと、と
なります。
デメリットは、 FPGA に比べると設計変更が後ではできないこと、フルカスタ
ムに比べるとゲート密度がずっと低いこと、となるわけです。
GRAPE-DR のボード設計時に、DRAM インターフェース等を eASIC でできない
かというのを検討したのですが、当時はまだ 90nm の製品がサンプル段階で
価格も結局 FPGA と大差ないとなり、そのわりに設計変更ができないのが大き
なデメリットということで採用できませんでした。
チップサイズは、ゲート換算で 3.5M といっていて、それほど大きくは見えな
いものでした。
しかし、 eASIC は先週 45nm の製品をアナウンスしました。2006年度初めに
90 nm がサンプルだったことを考えると、2年ちょっとで2世代進んだわけです。
ここのところ大体1世代2年ですから、かなり速い進歩です。この大きな理由は
単純に 90nm の開発が早かったとはいいがたい富士通から、IBM との共同開発
で 45nm の開発を早い時期に終了した Chartered に乗り換えたことでしょう。
90nm から 45nm に移行することで回路規模は4倍になりますが、
eASIC はもうちょっと色々頑張ることで回路規模を6倍、 20Mゲート相当ま
で増やしています。まあ、 20MG が大きいかというと1億トランジスタ程度で
すから、例えば GRAPE-DR チップの半分くらいですが、現在の最大規模の
FPGA (65nm) に比べて6倍程度、次世代の FPGA に比べても3倍近くと大規模
な回路になります。FPGA の場合最大規模のチップは50万円とか 100万円とか
するわけですが、 eASIC の場合はもうちょっと現実的な値段だと期待されま
す。こうなると、生産量が少ないところではフルカスタムと FPGA のどちらに
比べてもかなり大きなメリットがあることになります。
フルカスタムのチップに比べると、面積効率では 5-8倍程度悪いことになりま
す。消費電力へのインパクトが同じ程度だと結構大変ですが、そこがそれほど
大きくなければ初期コストの違いのほうが開発プロジェクトにははるかに重要
です。例えば GRAPE-6 程度に完全に専用化したプロセッサを開発することも
現実的な話になるわけです。机上の計算では GRAPE-6 チップに比べると
10-15倍程度の回路規模になるので、動作クロックが5倍とすれば性能は
50-70倍で、 1.5-2 Tflops 程度です。消費電力は GPU のように 300W とか
いうことはないわけですから、かなり競争力があるものになります。
もうひとつ面白いのは、非常に多数の高速シリアル I/O をもった製品が計画
されていることです。 FPGA ではせいぜい 16チャネルですが、6.5Gbps 56チャ
ネルといったものが資料にはのっています。これは、例えば以下のような応用
が考えられます。
-
ネットワークインターフェース
-
ネットワークスイッチ
-
流体や QCD 専用計算機
例えば QCDOC のチップは 500MHz のシリアルリンクを6次元分、12本もって、
1Gflops の演算に釣り合わせているわけですが、eASIC のチップの場合、動作
速度はたいして変わらないと思いますが100-200個程度の演算器を入れ、200-300Gflops
程度を実現できるかもしれません。通信速度は13倍速いリンクが5倍の本数あ
り、大体70倍ですから釣り合ってはいませんがそんなに遅いわけでもありませ
ん。計算アルゴリズムの進歩があれば十分なんとかできると思われます。
そうすると、15Gflops しかでない BG/P チップの10-20倍程度の性能を 1 チッ
プで実現できることになり、かなりチップ当りの値段が高くなったとしても
開発にかかる時間が短ければ競争力がでます。
Structured ASIC は何年も前からある技術ですが、 Altera Hardcopy のような
製品はゲート密度から魅力が低く、 Structured ASIC 専業の製品は理論的には
良いけれど半導体技術が最新の FPGA に比べて 1-1.5世代遅れだったために現
実的には競争力がないものになっていました。 eASIC 45nm 品が本当に今年中
に出荷できるなら、Structured ASIC の歴史で初めて FPGA や FPGA ベースの
製品に対して明らかに優位に立つ製品である、また膨大なシリアルリンクによっ
て新しいアプリケーションを開く可能性がある極めて興味深い製品です。
Structured ASIC の問題点の一つは、現在残っているメーカーが事実上 eASIC
一社になったことに現われているようにこれまで上手くいってなかった、とい
うことです。これは結局は半導体プロセスの進化に合わせて新しい製品を開発・
出荷できているか、ということで、専用計算機の話と同じでスケールが小さい
ことのデメリットが大きく、スタートアップが生き残ることが極度に難しいか
ら、ということだと思います。マイクロプロセッサが2社、FPGA も2社になっ
たのと基本的には同じで、 Structured ASIC では FPGA とも競合するので一
層難しいわけです。
eASIC は 90nm ではかなり微妙な位置にいるわけですが、45nm が今年や来年
前半に本当に出荷できるなら生き残れる可能性はあり、そうなると専用計算機
といったものが当面現時点的な解として復活するかもしれません。