こういう観点からすると、現在の普通の計算機は PC クラスタにしてもベクト ル計算機にしても全く論外です。例えば資源を CPU 上のトランジスタにかぎっ たとしても、その中で演算器に使われている部分は限りなく 0 に近いからで す。倍精度浮動小数点演算器1セットは 10万トランジスタもあればできますが、 最新のマイクロプロセッサは数億トランジスタを使って2-4 セットの演算器し かもっていません。 GRAPE-DR では 512 セットの演算器を数億のトランジス タで実現していて、20% くらいが演算器です。

まあ、GRAPE-DR でも 20% で、これはメモリバンド幅とかネットワークを限り なく無視した計算機ですから、もうちょっとまともな計算機を作った時に CPU 面積の数%以上を演算器にするのは困難である、というのが現実かもしれ ません。しかし例えば GRAPE-DR の 20% が上限だとしても、それの 1/3 より ずっと少ない演算器しかもたないようなプロセッサがあったとすると、 演算器を増やすことで性能をあげられるようなアプリケーションがかなり色々 あるはずです。

つまり、例えば 90nm でチップ内の演算器が 100個以下の設計は、上の意味で は最適から遠い、ということになります。1/3 だと170個ですが、まあもうちょっ とということで 100 にしてみました。 65nm だと 200 個、 45nm だと 400個 です。 Intel の 4 コアのチップは 65nm で 8 個なので、大体最適値の1/25 という辺りです。 NEC SX-8R も同様です。富士通の SPARC64-VI は90nm で 4 個なのでこれも同様です。IBM Power6 は 65nm で 4 個しかなく、1/50 まで 落ちます。もっとも、これらは 2-4 GHz と高いクロックで動作しており、そ のために浮動小数点演算器もパイプライン段数が増えているので、演算器に必 要なトランジスタの数はいくらか増えています。しかし、それは「いくらか」 であり、 25倍とか 50倍という数字がたいして変わるわけではありません。

さて、上の話は、資源を CPU チップの中のトランジスタ数だけで評価した場 合の話です。実際に計算機を作ると、例えば基板とか箱とか電源とか、ネット ワークの配線とか建物とかにもコストがかかるので、演算器、ネットワーク、 メモリといったものが全体としてどれくらいコストに影響しているか、という ことを考えて物事を決める必要があります。そうするとどうなるか、というと 傾向を予測するのは簡単で、メモリは CPU 以外にそもそも DRAM チップを別 につけるとか、基板上の配線とかパッケージのピンとかでコストがかかってい ますし、ネットワークはケーブルとか基板とかでまたコストがかかります。こ れに対して演算器は結局チップの中だけなので、全体からみたコストの割合は、 電源とか箱とかを考慮しても CPU チップ内のトランジスタの割合よりも低く なります。つまり、上の数字よりもうちょっと頑張って演算器を増やしたほう が得になる、ということです。